МИКРОСХЕМА ИНТЕГРАЛЬНАЯ К1921ВК01Т. Руководство пользователя (от 10.09.2019)

209

FSTAT. Как только буфер будет заполнен полностью, установится флаг OVs в регистре
OSTAT.

Сохранные в буфере данные доступны для чтения посредством регистра FIFO. При

считывании данных буфер секвенсора будет опустошаться. Как только буфер будет
полностью пуст, установится флаг UVs в регистре USTAT.

Использование прямого доступа к памяти

Для разрешения использования DMA секвенсором, необходимо установить бит

DMAEN в регистре CTL.

Поле WMARK задает уровень заполнения буфера секвенсора, по достижении

которого будет запущен DMA. Перенос данных будет выполняться до полного
опустошения буфера.

Если очередной запрос на запуск DMA пришел раньше, чем закончился предыдущий

цикл DMA от того же секвенсора, то запрос кешируется и будет обслужен по окончании
работы DMA. Для одного секвенсора может кешироваться только один запрос DMA. При
возникновении еще одного запроса будет выставлен флаг ошибки DOVs в регистре
OSTAT.

21.4

Цифровой компаратор

Структурная схема компаратора показана на рисунке 21.8.

Рисунок 21.8 – Компаратор

Все компараторы блока АЦП независимы. Каждый компаратор может обрабатывать

результат измерения любого канала, поскольку может быть скоммутирован c любым из
24 выходов модулей АЦП (на рисунке 21.8 сигналы «От усреднителей»).

Правила настройки:
1 Посредством регистра MUX выбираются каналы для измерений (установкой битов

CHn).

2 Посредством регистра DCP выбираются (разрешаются) компараторы для

обработки полученных результатов измерений (установкой битов CMPn). Запрещенные
компараторы не обрабатывают полученные результаты.

3 Для каждого компаратора n в его регистре DCCTLn в поле CHNL указывается

номер канала, результат измерения которого будет передан на компаратор. По
умолчанию, значение CHNL = 00h, т. е. все компараторы настроены на работу с нулевым
каналом.

П р и м еч а н и е – Для разрешенных компараторов в поле CHNL может быть указан

номер только того канала, который выбран в регистре MUX. Для запрещенных
компараторов в поле CHNL может быть указан номер канала, который выбран в регистре
MUX или записано любое значение от 18h до 1Fh.

210

Результат измерения, полученный компаратором, передается в схему сравнения и

одновременно  с  этим  сохраняется  в  регистре  DCCTLn.  Схема  сравнения  выполняет
проверку  соответствия  результата  измерения  заданному  условию  (поля  CTC,  CTM
регистра  DCCTLn  и  поля  COMP0,  COMP1  регистра  DCCMPn)  и  в  зависимости  от
результата  проверки  переключает  выходной  триггер.  Работа  триггера  разрешается
установкой бита CTE регистра DCCTLn.

Функционирование компаратора

1 Сравнение по условию «Измерение ≤ COMP0» (CTC = 00b):
- В однократном режиме (CTM = 01b) выходной триггер переключится в единицу

только в случае, если результат сравнения окажется положительным при том, что
результат предыдущего сравнения был отрицательным. В остальных случаях состояние
триггера – ноль.

- В многократном режиме (CTM = 00b) выходной триггер будет переключаться в

единицу каждый раз, когда результат сравнения будет положительным.

- В однократном режиме с гистерезисом (CTM = 11b) выходной триггер

переключится  в  единицу  только  в  случае,  если  после  прекращения  выполнения  условия
«COMP1 ≤ Измерение»,  результат  сравнения  окажется  положительным  при  том,  что
результат  предыдущего  сравнения  был  отрицательным.    В  остальных  случаях  состояние
триггера – ноль.

- В многократном режиме с гистерезисом (CTM = 10b) выходной триггер

переключится в единицу в случае, если после прекращения выполнения условия
«COMP1 ≤ Измерение», результат сравнения окажется положительным при том, что
результат предыдущего сравнения был отрицательным, и далее триггер будет оставаться в
состоянии единицы до тех пор, пока снова не выполнится условие «COMP1 ≤ Измерение».

Пример функционирования триггера показан на рисунке 21.9.

Рисунок 21.9 – Функционирование триггера при CTC = 00h

2 Сравнение по условию «COMP0 ≤ Измерение ≤ COMP1» (CTC = 01b):
- В однократном режиме выходной триггер переключится в единицу только в случае,

если результат сравнения окажется положительным при том, что результат предыдущего
сравнения был отрицательным. В остальных случаях состояние триггера – ноль.

- В многократном режиме выходной триггер будет переключаться в единицу каждый

раз, когда результат сравнения будет положительным.

- Однократный и многократный режимы с гистерезисом не поддерживаются.

Пример функционирования триггера показан на рисунке 21.10.

211

Рисунок 21.10 – Функционирование триггера при CTC = 01h

3 Сравнение по условию «COMP1 ≤ Измерение » (CTC = 11b):
- В однократном режиме выходной триггер переключится в единицу только в случае,

- В многократном режиме выходной триггер будет переключаться в единицу каждый

раз, когда результат сравнения будет положительным.

- В однократном режиме с гистерезисом выходной триггер переключится в единицу

только в случае, если после прекращения выполнения условия «Измерение ≤ COMP0»,
результат сравнения окажется положительным при том, что результат предыдущего
сравнения был отрицательным. В остальных случаях состояние триггера – ноль.

- В многократном режиме с гистерезисом (CTM = 11b) выходной триггер

переключится в единицу в случае, если после прекращения выполнения условия
«Измерение ≤ COMP0», результат сравнения окажется положительным при том, что
результат предыдущего сравнения был отрицательным, и далее триггер будет оставаться в
состоянии единицы до тех пор, пока снова не выполнится условие «Измерение ≤ COMP0».

Пример функционирования триггера показан на рисунке 21.11.

Рисунок 21.11 – Функционирование триггера при CTC = 11h

Переключение выходного триггера в единицу устанавливает соответствующий флаг

DCTRIGn  в  регистре  DCRTC  и  генерирует  управляющий  сигнал  для  пороговых
выключателей  блоков  ШИМ.  Сброс  триггера  и  флага  выполняется  записью  единицы  в
соответствующий бит регистра DCRTC.

Независимо от состояния триггера (разрешен или запрещен) в случае

положительного результата сравнения компаратор может генерировать прерывание. Для
этого следует установить бит CIE регистра DCCTLn и задать условия CIC и CIM.

213

Блок аналоговых компараторов

Блок компараторов содержит три идентичных аналоговых компаратора.
Каждый аналоговый компаратор сравнивает два аналоговых сигнала и формирует

логический  выходной  сигнал  с  результатом  сравнения.  Выходной  сигнал  может  быть
использован  как  внутри  микроконтроллера,  так  и  подан  на  внешний  вывод.  Также
компаратор  может  формировать  прерывания  и/или  сигналы  запуска  секвенсоров  блока
АЦП, а также сигналы управления пороговым выключателем блока ШИМ.

22.1

Описание функционирования

Для начала работы блока компараторов и разрешения тактового сигнала необходимо

установить бит ECMPEN регистра APB_CLK и снять сигнал сброса в регистре PER_RST1.
После этого включить блок компараторов установкой бита PWU регистра POWER.

Входные аналоговые сигналы на выводах A1 – A6 микроконтроллера являются

сигналами C3+, С3–, C2+, С2–, C1+ и С1–, которые подаются на входы +ve и –ve
аналоговых компараторов, а напряжение питания с вывода A7 – на входы CMP_DACSUP
цифро-аналоговых преобразователей.

П р и м е ч а н и е – Альтернативные функции CMP_C3+, CMP_C3–, CMP_C2+,

CMP_C2–, CMP_C1+, CMP_C1– и CMP_DACSUP выводов A1 – A7 микроконтроллера
постоянно активны и не требуют настройки и включения посредством регистров GPIO.

При срабатывании компараторов может генерироваться прерывание, а также

сигналы на выводах микросхемы D11, E0 и E11, альтернативные функции CMP_OUT0,
CMP_OUT1 и CMP_OUT2 соответственно.

Управление работой компараторов производится посредством регистров CTLn,

управление питанием на встроенные ЦАП – регистров REFCTLn.

Функциональная схема блока компараторов показана на рисунке 22.1.

Рисунок 22.1 – Функциональная схема блока аналоговых компараторов

214

Компаратор может сравнивать напряжение на внешнем выводе микросхемы с

напряжением на другом выводе, а также с напряжением на встроенном ЦАП.

Выходы блоков компараторов подключены к выводам микроконтроллера

CMP_OUT0, CMP_OUT1 и CMP_OUT2.

Программирование параметров опорного напряжения ЦАП осуществляется

посредством регистра REFCTLn.

Компаратор

Функциональная схема компаратора показана на рисунке 22.2

Рисунок 22.2 – Структура блока аналогового компаратора

Компаратор сравнивает два сигнала на входах «–» и «+». На вход «–» всегда

подается напряжение –ve, снимаемое с соответствующего этому компаратору входа Cn–.

На вход «+» подается одно из четырех напряжений:
- напряжение +ve, снимаемое с соответствующего этому компаратору входа Cn+;
- напряжение с ЦАП, соответствующего этому компаратору;
- напряжение с ЦАП1 или с входа С1+ микроконтроллера.

Источник напряжения для входа «+» задается полем ASCRP регистра CTLn

компаратора.

Логика сравнения:
- если «–» < «+», то на выходе CO логическая единица;
- если «–» > «+», то на выходе CO логический ноль.

Результат сравнения отражается в регистре STATn. Изменить полярность выходного

сигнала можно битом CINV регистра CTLn.

Прерывания программируются посредством регистров MIS, RIS, INTEN и CTLn.

Также регистр CTLn позволяет управлять событиями включения порогового включателя
блока ШИМ и секвенсоров блока АЦП.

ЦАП

Структурная схема ЦАП представлена на рисунке 22.3.
ЦАП реализован на резистивных делителях напряжения, управление которыми

осуществляется регистром REFCTLn. Бит RNG отключает дополнительный резистивный
делитель N*R.

Характеристики ЦАП:
- напряжение питания – 3,3 В;
- компаратор работает в режиме Rail-to-Rail;
- выход компаратора совместим с ТТЛ;
- CMRR компаратора – не менее 50 дБ (на частоте f = 1 кГц на всем диапазоне

уровней от 0 до 3,3 В);

215

- потребляемый ток Io – не более 700 мкА (три компаратора плюс программируемый

источник VIREF плюс источник опорных потенциалов);

- время установления TRT – не более 400 нс (п/у сигнал от минус 25 до плюс 25 мВ

относительно уровня, уровень – от 0 до 3,3 В);

- напряжение смещения нуля Voffset – не более ± 30 мВ;
- гистерезис VHYS – типовое значение 9 мВ, минимальное – не менее 6 мВ,

максимальное – не более 16 мВ;

- потребляемый ток в режиме Hibernate – 3 мкА, максимальный – не более 5 мкА;
- время установления схемы в режим (включение питания, выход из режима

Hibernate) – 5 мкс, максимальное – не более 10 мкс.

Рисунок 22.3 – Структурная схема модуля ЦАП

Если бит EN сброшен, опорное напряжение составит 0 В (питание ЦАП не подано).
В таблице 22.1 представлены значения выходного напряжения ЦАП при

установленном бите EN и сброшенном бите RNG. Шаг опорного напряжения 113,2 мВ.

В таблице 22.2 представлены значения выходного напряжения ЦАП при

установленных битах EN и RNG. Шаг опорного напряжения 148,7 мВ.

Значения выходного напряжения ЦАП VIREF приведены для трех значений

напряжения питания VDDA.

Т а б л и ц а 2 2 . 1 – Значения выходного напряжения ЦАП при EN = 1 и RNG = 0

Поле VREF

VIREF_min

(VDDA = 3 В)

VIREF_typical

(VDDA = 3,3 В)

VIREF_max

(VDDA = 3,6 В)

0,718

0,792

0,866

0,821

0,905

0,990

0,924

1,019

1,114

1,027

1,132

1,237

1,129

1,245

1,361

1,232

1,358

1,485

1,335

1,472

1,608

1,437

1,585

1,732

1,540

1,698

1,856

1,643

1,811

1,979

Аh

1,745

1,924

2,103

Вh

1,848

2,038

2,227

Сh

1,951

2,151

2,350

2,054

2,264

2,474

2,156

2,377

2,597

2,259

2,490

2,720

216

Т а б л и ц а 2 2 . 2 – Значения выходного напряжения ЦАП при EN = 1 и RNG = 1

Поле VREF

VIREF_min

(VDDA = 3 В)

VIREF_typical

(VDDA = 3,3 В)

VIREF_max

(VDDA = 3,6 В)

0,004

0,006

0,008

0,141

0,155

0,168

0,276

0,303

0,331

0,411

0,452

0,493

0,546

0,601

0,655

0,681

0,750

0,819

0,815

0,898

0,980

0,950

1,047

1,143

1,085

1,196

1,307

1,220

1,344

1,468

Аh

1,354

1,493

1,630

Вh

1,490

1,642

1,795

Сh

1,625

1,790

1,956

1,760

1,939

2,119

1,895

2,088

2,280

2,028

2,236

2,443

217

Блок часов реального времени

Часы реального времени (RTC) предназначены для отсчета времени в

микроконтроллере.  Данный  блок  продолжает  работу  после  отключения  основного
питания  VDDPST  и  VDD.  При  этом  происходит  переключение  на  батарейное  питание
VBAT.

В качестве источника тактовой частоты используется кварцевый генератор с

подключенным кварцевым резонатором (выводы XI_RTC, XO_RTC) с частотой
32,768 кГц.

На рисунке 23.1 показана схема подключения внешнего генератора синхросигнала.

Рисунок 23.1 – Подключение внешнего генератора синхросигнала

23.1

Рекомендации по подключению и трассировке сигналов на печатной плате

Основные требования к подключению:
- минимизировать емкостные связи между сигналами RTC и другими сигналами;
- избегать параллельной трассировки сигналов RTC с другими высокоскоростными

сигналами на печатной плате;

- поместить кварцевый осциллятор как можно ближе к выводам микросхемы;
- использовать симметричную трассировку для сигналов XI_RTC и XO_RTC;
- номиналы емкостей C1 = C2 = (10 – 50) пФ, С3 > 4,7 мкФ.

23.2

Описание работы блока

Блок RTC работает от батарейного питании напряжением (1,6 – 3,6) В.

Функционирование  RTC  основано  на  подсчете  импульсов  тактового  сигнала  частотой
1,024  кГц,  который  в  свою  очередь  получается  делением  внешнего  входного  сигнала
частотой 32,768 кГц на 32 с помощью 5-разрядного счетчика.

Счетчик долей секунд инкрементируется с частотой 1,024 кГц. Когда значение

счетчика достигает 1024, инкрементируется счетчик секунд. По достижении счетчиком
секунд значения 59 инкрементируется счетчик минут и т. д. до счетчика лет.

Все счетчики имеют двоично-десятичный формат, за исключением счетчика долей

секунд, который имеет двоичный формат. Каждый счетчик имеет теневой регистр, из
которого загружается по команде в программе пользователя.

Блок RTC может корректно отрабатывать високосные года. Максимально значение

лет, которые может отсчитать блок RTC, составляет 99.

Инициализация счетчиков осуществляется записью корректных значений.

218

П р и м е ч а н и е – Сигнал сброса микроконтроллера не сбрасывает счетчики блока

RTC, а только их теневые регистры. После снятия сигнала сброса рекомендуется
подождать 1 мс, прежде чем осуществлять операции записи/чтения блока RTC.

Корректные значения для записи в регистры блока RTC

В течение работы значения счетчиков постоянно переписываются в теневые

регистры  по  заднему  фронту  тактового  сигнала.  В  это  время  запись  и  чтение  регистров
блока  RTC  запрещена.  Для  считывания  информации  о  текущем  времени  и  дате  следует
запретить  перезаписывание  теневых  регистров  записью  значения  00000000h  в  регистр
SHDW (при этом счетчики продолжают инкрементироваться).

Только после этого можно выполнить операцию чтения над одним или несколькими

регистрами. Также можно считать состояние общего регистра TIME. После того как все
желаемые регистры прочитаны нужно снова включить обновление (перезаписывание)
теневых регистров записью значения 00000080h в регистр SHDW.

Для того чтобы изменить значение одного или нескольких счетчиков, следует

выключить обновление теневых регистров (записать 00000000h в регистр SHDW),
последовательно записать новые значения, после чего снова включить обновление. Новые
значения будут загружены в соответствующие счетчики по ближайшему положительному
фронту тактового сигнала (1,024 кГц).

П р и м е ч а н и е – Задержка времени от включения обновления до перезаписи

счетчиков  составляет  два  такта  синхросигнала  и  равняется  2  мс.  Эта  задержка  может
накапливаться,  поэтому  если  перезагрузка  счетчиков  происходит    без  остановки
обновления  теневых  регистров,  запись  в  регистр  долей  секунд  следует  производить  в
последнюю очередь.

219

Сторожевой таймер

Сторожевой таймер позволяет сбросить систему в случае отказа программного

обеспечения. Пользователь может включать или выключать таймер по собственному
усмотрению.

Сторожевой таймер представляет собой 32-битный обратный счетчик, который

загружается значением из регистра LOAD. Счетчик уменьшается на единицу по каждому
нарастающему фронту тактового сигнала WDTCLK, если тактирование разрешено битом
WDEN регистра APB_CLK и установлен бит WDRST регистра PER_RST0.

Включение счета таймера и его прерывания осуществляется установкой бита INTEN

в регистре CTRL. Когда счетчик таймера достигает нуля, устанавливается флаг WDTINT в
регистре MIS, а в счетчик загружается значение из регистра LOAD.

Далее, если установлен бит RESEN, счетчик продолжает декрементироваться. Если

на момент повторного достижения нуля флаг WDTINT установлен, производится сброс
микроконтроллера. Алгоритм работы таймера показан на рисунке 24.1.

Рисунок 24.1 – Алгоритм работы таймера

220

Программно-аппаратные средства отладки

Для освоения и изучения 32-разрядных микроконтроллеров К1921ВК01Т, а также

для  макетирования  и  отладки  систем  пользователя  на  их  основе  следует  использовать
макетно-отладочную  плату,  которая  позволяет  подключать  внешние  элементы  к  портам
микроконтроллера,  работать  с  внешними  интерфейсами,  а  также  программировать
встроенную флеш-память и выполнять отладку и оценку работы прикладных программ.

Описание макетно-отладочной платы приведено в КФДЛ.441461.010РЭ.
Для создания программного обеспечения рекомендуется использовать программный

продукт CodeMaster++[ARM], который представляет собой набор программно-аппаратных
средств для разработки и отладки систем на базе микроконтроллеров К1921ВК01Т.

Среда разработки CodeMaster++[ARM] включает в себя менеджер проектов,

редактор исходных кодов, компилятор (C, C++), средства отладки и симуляции
микроконтроллера К1921ВК01Т. Среда позволяет осуществлять отладку программ, а
также программирование микроконтроллера посредством JTAG эмулятора JEM-NT-CM4.

Адаптер JEM-NT-CM4 обеспечивает взаимодействие между интегрированной

средой  разработки  CodeMaster++[ARM],  установленной  на  персональном  компьютере,  и
отладочными  ресурсами,  встроенными  в  микроконтроллер  К1921ВК01Т,  а  также
выполнение  отладочных  функций.  Информационный  обмен  с  микроконтроллером
осуществляется по одному из отладочных портов: JTAG или SWD.

Отладка пользовательской программы предполагает два основных режима работы:

выполнение  программы  в  режиме  реального  времени  (RUN)  и  останов  программы  на
определенном  адресе  или  в  определенный  момент  выполнения  (HALT).  Большинство
отладочных  функций  доступно  исключительно  в  режиме  останова.  В  этом  режиме
отладчик  JEM-NT-CM4  во  взаимодействии  с  CodeMaster++[ARM]  позволяет
анализировать  и  изменять  ход  исполнения  пользовательской  программы  между
отдельными участками программы, исполняемыми в режиме RUN.

При работе с пользовательской программой JEM-NT-CM4 обеспечивает выполнение

следующих отладочных действий:

- сброс микроконтроллера с остановом пользовательской программы на начальном

адресе;

- запуск на выполнение программы в режиме реального времени (RUN);
- останов программы в произвольный момент времени (STOP);
- определение и изменение адреса выполнения программы (чтение и запись счетчика

команд);

- чтение и запись доступных ресурсов микроконтроллера (ОЗУ, Flash, SFR и т. д.);
- установку и снятие точек останова по адресу выполнения программы;
- запуск  на  выполнение  программы  до  определенного  места  в  исходном  коде  (до

курсора, до адреса);

- пошаговое исполнение программы: шаги низкого и высокого уровней, с заходом и

без захода в подпрограммы.

222

Приложение А (обязательное) Регистры микроконтроллера

В таблицах А.1.1

– А.18.9 представлены регистры с указанием их назначений,

мнемонических  названий  и  адресов.  Для  большинства  регистров  показаны  форматы  и
дано  подробное  описание  их  битов;  для  остальных  регистров  указаны  разрядность  и
особенности  программирования.  При  работе  с  регистрами,  адреса  которых  не  указаны,
следует обратиться к приложению Б настоящего технического описания.

А.1 Регистры контроллера АЦП

Т а б л и ц а А . 1 . 1 – Регистр включения секвенсоров

ACTSS

8000_0000h

Сброс: 00000000h

Поле

Биты

Описание

ASENs

7-0

Бит разрешения работы секвенсора s (s от 0 до 7)
0 Запрещено
1 Разрешено

–

31-8

Зарезервировано

Т а б л и ц а А . 1 . 2 – Регистр флагов немаскированных прерываний

RIS

8000_0004h

Сброс: 00000000h

Поле

Биты

Описание

INRDСn 31-8

Флаг прерываний компаратора n (n от 0 до 23)
0

Нет прерывания или флаг сброшен

Поступил запрос на прерывание

INRs

7-0

Флаг прерываний секвенсора s (завершения измерения АЦП)
0

Нет действий или АЦП в процессе измерения

Модули АЦП завершили измерения, и счетчик прерываний
секвенсора s досчитал до значения ICNT регистра ADCSSCTLs

223

Т а б л и ц а А . 1 . 3 – Регистр маски прерываний

8000_0008h

Сброс: 00000000h

Поле

Биты

Описание

MIDCn

31-8

Маска прерывания компаратора n (n от 0 до 23)
0

Маскировано

Разрешено

MASKs

7-0

Маска прерывания секвенсора s (s от 0 до 7)
0

Маскировано

Разрешено

Т а б л и ц а А . 1 . 4 – Регистр маскированных прерываний

ISC

8000_000Ch

Сброс: 00000000h

Поле

Биты

Описание

DCINn

31-8

Флаг прерывания компаратора n с учетом маски (n от 0 до 23)
0 Нет прерывания или оно маскировано
1 Запрос на прерывание

INs

7-0

Флаг прерывания секвенсора s с учетом маски (s от 0 до 7)
0 Нет прерывания или оно маскировано
1 Запрос на прерывание

Запись единиц сбрасывает соответствующие флаги (также и в регистре RIS)

224

Т а б л и ц а А . 1 . 5 – Регистр флагов буферов результатов и блока DMA

OSTAT

8000_0010h

Сброс: 00000000h

Поле

Биты

Описание

DOVs 23-16

Флаг ошибки DMA
0

Нет ошибки

При наличии двух обрабатываемых запросов DMA от секвенсора s,
пришел третий запрос, который не может быть обработан
(s от 0 до 7)

Флаг сбрасывается записью единицы

OVs

7-0

Флаг заполнения буфера секвенсора s (s от 0 до 7)
0

В буфере есть как минимум одна свободная ячейка

Буфер заполнен. Все последующие записи в буфер блокируются до
появления как минимум одной свободной ячейки

Флаг сбрасывается записью единицы

–

31-24,
15-8

Зарезервировано

Т а б л и ц а А . 1 . 6 – Регистр выбора событий запуска секвенсоров

EMUX

8000_0014h

Сброс: 00000000h

Поле

Биты

Описание

EMs

31-0

Поле выбора события для запуска секвенсора s (s от 0 до 7)
0h

Установка бита GSYNC в регистре PSSI

Сигнал от блока аналогового компаратора 0

Сигнал от блока аналогового компаратора 1

Сигнал от блока аналогового компаратора 2

Любое прерывание GPIO

Сигнал от блока таймеров

Сигналы от блоков ШИМ0, ШИМ1, ШИМ2 – канал A

МИКРОСХЕМА ИНТЕГРАЛЬНАЯ К1921ВК01Т. Руководство пользователя (от 10.09.2019) - часть 14