МИКРОСХЕМА ИНТЕГРАЛЬНАЯ К1921ВК01Т. Руководство пользователя (от 10.09.2019) - часть 1

одними  из  самых  популярных.  Они  применяются  при  разработке  и  изготовлении
электронной  техники.  Высокая  вычислительная  мощность  и  при  этом  относительно
низкая  стоимость  делают  эти  устройства  привлекательными  для  самого  широкого  круга
разработчиков.

Микросхема

К1921ВК01Т

представляет

собой

СБИС

32-разрядного

микроконтроллера на базе ядра ARM Cortex-M4F, предназначенного для промышленных
и  потребительских  приложений,  включая  системы  дистанционного  мониторинга,
контрольно-измерительные  приборы,  сетевые  устройства,  системы  автоматизации
производственных  процессов,  автомобильную  электронику,  системы  управления
электродвигателями.

В состав микроконтроллера входит широкий набор как цифровой, так и аналоговой

периферии, в связи с чем, он может применяться в различных системах цифровой
обработки сигналов, в том числе требующих точных аналогово-цифровых и цифро-
аналоговых преобразований, в системах управления и сбора информации.

В настоящем руководстве пользователя приведено описание архитектуры,

функционального построения и периферии микроконтроллера К1921ВК01Т. Руководство
пользователя

может

служить

практическим

руководством

по

применению

микроконтроллера для разработчиков систем на его основе и программистов.

Область применения и особенности

Сфера применения микроконтроллера довольно широка – средства измерений,

связи,  наблюдения,  безопасности,  автоматизация  производства,  медицина,  энергетика,
промышленность,  различные  системы  управления.  Тем  не  менее,  основной  областью
применения является электропривод.

Для эффективного управления в электромеханических системах была разработана

дополнительная периферия: блоки ШИМ (в том числе ШИМ высокого разрешения), блок
АЦП с интерфейсом к контроллеру прямого доступа к памяти, блок аналоговых
компараторов, модуль захвата/сравнения, блок импульсного квадратурного декодера,
используемого

для

обработки

сигналов

датчиков

положения

ротора

высокопроизводительных системах для определения положения, направления и скорости
вращения. Внутри микроконтроллера блоки имеют стандартный интерфейс AMBA AHB и
APB.

Разработанный микроконтроллер имеет встроенную флэш-память программ

размером  1  Мбайт,  которую  можно  использовать  для   хранения  и  загрузки
пользовательского программного обеспечения. Также во флэш-памяти существует особый
защищенный  раздел,  который  может  быть  использован  для  хранения  начального
загрузчика. Кроме этого, реализована возможность загрузки из внешней памяти.

Помимо флэш-памяти программ, микроконтроллер содержит флэш-память данных

размером  64  Кбайта,  которая  может  использоваться  для  хранения  пользовательских
данных, и дополнительный информационный блок размером 512 байт, в котором хранятся
загрузочные настройки,  а также настройки доступа к страницам флэш-памяти программ и
флеш-памяти данных. Так, возможно настроить постраничный запрет стирания отдельных
страниц  обеих  флэш-памятей,  а  также  выбрать  способ  загрузки  микроконтроллера.
Данные меры позволяют повысить стойкость микроконтроллера к возможным попыткам
загрузки постороннего программного обеспечения, а также к стиранию важных областей
флэш-памяти.

Система тактирования микроконтроллера позволяет использовать различные

источники  тактового  сигнала,  что  позволяет  расширить  набор  применений  и  решаемых
задач пользователя. Микроконтроллер может тактироваться от внутреннего RC-генератора
с  частотой  от  3,5  до  6,5  МГц,  внутреннего  осциллятора  с  внешним  кварцевым
резонатором,  тактовым  сигналом,  подаваемым  на  вход  порта  ввода-вывода,  а  также
сигналом встроенного генератора PLL. Также существует возможность гибкой настройки
тактовых сигналов для блоков периферии.

Для снижения потребления микросхемы предусмотрена возможность отключения

тактовых  сигналов  отдельных  блоков  периферии  в  случае,  если  они  не  используются
пользователем.  При  переходе  процессора  в  режим  пониженного  энергопотребления
возможно  отключение  тактового  сигнала  процессора  (команда  WFI)  или  переключение
тактового сигнала на низкую частоту (команда WFE).

Краткое техническое описание микроконтроллера

2.1

Функциональные параметры

Структурная схема микроконтроллера показана на рисунке 2.1.

Рисунок 2.1 – Структурная схема микроконтроллера

В состав микроконтроллера входят функциональные элементы (см. рисунок 2.1):
- процессорное ядро ARM Cortex-M4F производительностью не менее 125

миллионов инструкций в секунду с поддержкой набора одноцикловых команд умножения
с накоплением (блок MPU), команд централизованного управления потоком данных,
арифметических и логических команд и встроенным модулем обработки команд с
плавающей запятой с одинарной точностью (блок FPU);

- загрузочная флеш-память (Flash) емкостью 1 Мбайт;
- ОЗУ объемом 192 Кбайта;
- пользовательская флеш-память объемом 64 Кбайта;
- контроллер внешней статической памяти (SRAM, PROM, NOR-FLASH);
- 24-канальный контроллер прямого доступа к памяти (DMA);
- схема сброса и сторожевой таймер;
- часы реального времени с батарейным питанием (RTC);
- синтезатор частоты на основе ФАПЧ (PLL);
- двенадцать двухканальных 12-разрядных АЦП с режимами цифрового компаратора

для каждого из каналов (равно или больше, равно или меньше, попадание в диапазон,
выход из диапазона) и функцией автоматического запуска модулей ШИМ по событию
«окончание преобразования»;

- три аналоговых компаратора с функцией автоматического запуска модулей ШИМ

по событиям сравнения «равно или больше» и «равно или меньше»;

- девять модулей ШИМ, шесть из которых поддерживают режим высокого

разрешения (возможность изменения длительности импульсов на величину менее периода
тактового сигнала);

- два импульсных квадратурных декодера, используемых для обработки сигналов

датчиков положения ротора в высокопроизводительных системах для определения
положения, направления и скорости вращения;

- шесть модулей захвата/сравнения;
- три 32-разрядных таймера;
- отладочный интерфейс JTAG и ARM SWD (Serial Wire Debug);
- семь 16-разрядных и один 8-разрядный порт ввода/вывода с раздельно

программируемыми мультиплексированными выводами общего назначения;

- четыре последовательных порта UART;
- контроллеры интерфейсов:
- CAN (протокол 2.0b) с двумя портами ввода-вывода;
- I2C с поддержкой частоты передачи данных более 1 МГц (два порта);
- SPI (четыре порта);
- USB 2.0 Device/Host с физическим уровнем PHY;
- Ethernet 10/100 Мбит/с с интерфейсом MII.

Условное графическое изображение микроконтроллера приведено на рисунке 2.2.
Функциональное назначение выводов указано в таблицах 2.1 и 2.2.  В таблице 2.1 в

графе «Обозначение вывода» первым указывается название основной функции вывода
микроконтроллера. Далее, в порядке следования, первая, вторая и третья альтернативные
функции.

П р и м е ч а н и е – Выводы A1 – A7 имеют дополнительные альтернативные функции

CMP_C3+, CMP_C3–, CMP_C2+, CMP_C2–, CMP_C1+, CMP_C1– и CMP_DACSUP,
которые постоянно активны.

После сброса микроконтроллера выводы портов A, B, C, D, E, F, G, H (A – H)

конфигурируются  как  выводы  общего  назначения  и  находятся  в  третьем  сосоянии.
Исключение  составляют  выводы  отладочного  модуля  JTAG  (B0,  B1,  B2,  E1,  E10)  и
выводы  приемопередатчика  UART0  (D11  и  E0).  У  этих  выводов  микроконтроллера  по
умолчанию  включены  указанные  альтернативные  функции.  Выбор  альтернативной
функции  осуществляется  посредством  регистра  GPIOPCTL  (за  исключением  функций
CMP_C3+, CMP_C3–, CMP_C2+, CMP_C2–, CMP_C1+, CMP_C1– и CMP_DACSUP).

В графе «Номер вывода» указывается номер вывода микроконтроллера.
В графе «Тип вывода» используются обозначения: I – вход, O – выход, Z – третье

состояние.

Микросхема выполнена в металлополимерном (пластмассовом) корпусе

4406.208-1 (QFP-208). Масса микросхемы – не более 7 г.

Рисунок 2.2 – Условное графическое изображение микросхемы (альтернативные

функции выводов портов A, B, C, D, E, F, G, H указаны в таблице 2.1)

Т а б л и ц а 2 . 1 – Функциональное назначение выводов, имеющих альтернативные функции

Обозначение вывода

Номер

вывода

Тип

вывода

Функциональное назначение вывода

I/O/Z

Вход/выход «порт A», разряд 0

CLK_USB

Вход «тактовый сигнал USB»

SPI_FSS2

Вход «выбор ведомого устройства SPI2»

MEM_DATA12

I/O

Вход/выход шины данных внешней памяти,
разряд 12

I/O/Z

Вход/выход «порт A», разряд 1

SPI_TXD0

Выход «линия передачи данных SPI0»

PWM_B8

Выход «линия В блока 8 ШИМ»

–

CMP_C3+

Аналоговый вход C+ компаратора CMP3

I/O/Z

Вход/выход «порт A», разряд 2

PWM_TZ2

Вход «сигнал 2 аварии»

SPI_TXD1

Выход «линия передачи данных SPI1»

MEM_OE0#

Выход «сигнал чтения внешней памяти 0»

CMP_C3–

Аналоговый вход C– компаратора CMP3

I/O/Z

Вход/выход «порт A», разряд 3

UART_TXD1

Выход «линия передачи данных UART1»

PWM_A6

Выход «линия А блока 6 ШИМ»

MEM_OE1#

Выход «сигнал чтения внешней памяти 1»

CMP_C2+

Аналоговый вход C+ компаратора CMP2

I/O/Z

Вход/выход «порт A», разряд 4

UART_RXD1

Вход «линия приема данных UART1»

PWM_B6

Выход «линия В блока 6 ШИМ»

–

CMP_C2–

Аналоговый вход C– компаратора CMP2

I/O/Z

Вход/выход «порт A», разряд 5

SPI_FSS0

Вход «выбор ведомого устройства SPI0»

PWM_A7

Выход «линия А блока 7 ШИМ»

–

CMP_C1+

Аналоговый вход C+ компаратора CMP1

I/O/Z

Вход/выход «порт A», разряд 6

SPI_CLK0

I/O

Вход/выход «синхросигнал передачи SPI0»

PWM_B7

Выход «линия В блока 7 ШИМ»

–

CMP_C1–

Аналоговый вход C– компаратора CMP1

I/O/Z

Вход/выход «порт A», разряд 7

SPI_RXD0

Вход «линия приема данных SPI0»

PWM_A8

Выход «линия А блока 8 ШИМ»

–

CMP_DACSUP

Питание ЦАП аналоговых компараторов

I/O/Z

Вход/выход «порт A», разряд 8

MEM_ADDR0

Выход шины адреса внешней памяти, разряд 0

MII_TXCLK

Вход «синхросигнал передачи»

PWM_TZ0

Вход «сигнал 0 аварии»

I/O/Z

Вход/выход «порт A», разряд 9

MEM_ADDR1

Выход шины адреса внешней памяти, разряд 1

MII_TXD0

Выход «передаваемый нулевой бит данных»

PWM_TZ1

Вход «сигнал 1 аварии»

Продолжение таблицы 2.1

Обозначение вывода

Номер

вывода

Тип

вывода

Функциональное назначение вывода

A10

I/O/Z

Вход/выход «порт A», разряд 10

MEM_ADDR2

Выход шины адреса внешней памяти, разряд 2

MII_TXD1

Выход «передаваемый первый бит данных»

PWM_B0

Выход «линия В блока 0 ШИМ»

A11

I/O/Z

Вход/выход «порт A», разряд 11

MEM_ADDR3

Выход шины адреса внешней памяти, разряд 3

MII_TXD2

Выход «передаваемый второй бит данных»

PWM_B1

Выход «линия В блока 1 ШИМ»

A12

I/O/Z

Вход/выход «порт A», разряд 12

MEM_ADDR4

Выход шины адреса внешней памяти, разряд 4

MII_TXD3

Выход «передаваемый третий бит данных»

PWM_B2

Выход «линия В блока 2 ШИМ»

A13

I/O/Z

Вход/выход «порт A», разряд 13

MEM_ADDR5

Выход шины адреса внешней памяти, разряд 5

MII_TX_EN

Выход «разрешение передачи»

PWM_B3

Выход «линия В блока 3 ШИМ»

A14

I/O/Z

Вход/выход «порт A», разряд 14

MEM_ADDR6

Выход шины адреса внешней памяти, разряд 6

MII_TX_ER

Выход «ошибка передачи»

PWM_B4

Выход «линия В блока 4 ШИМ»

A15

I/O/Z

Вход/выход «порт A», разряд 15

MEM_ADDR7

Выход шины адреса внешней памяти, разряд 7

MII_CRS

Вход «контроль носителя»

PWM_B5

Выход «линия В блока 5 ШИМ»

I/O/Z

Вход/выход «порт B», разряд 0

JTAG_TDI

Вход «данные JTAG» (включен по умолчанию)

SPI_FSS1

Вход «выбор ведомого устройства SPI1»

MEM_WE#

Выход «сигнал записи во внешнюю память»

I/O/Z

Вход/выход «порт B», разряд 1

JTAG_TMS/
SWDIO

Вход «переключение режима JTAG» (включен
по умолчанию)

SPI_CLK1

I/O

Вход/выход «синхросигнал передачи SPI1»

MEM_CE0#

Выход «сигнал 0 выбора внешнего устройства»

I/O/Z

Вход/выход «порт B», разряд 2

JTAG_TCK/
SWCLK

Вход «тактовый сигнал JTAG» (включен по
умолчанию)

SPI_RXD1

Вход «линия приема данных SPI1»

MEM_CE1#

Выход «сигнал 1 выбора внешнего устройства»

I/O/Z

Вход/выход «порт B», разряд 3

MII_TXCLK

Вход «синхросигнал передачи»

CAN_TX0

Выход «линия передачи данных CAN0»

MEM_ADDR0

Выход шины адреса внешней памяти, разряд 0

I/O/Z

Вход/выход «порт B», разряд 4

MEM_ADDR8

Выход шины адреса внешней памяти, разряд 8

MII_COL

Вход «обнаружение конфликта»

PWM_B6

Выход «линия В блока 6 ШИМ»

Продолжение таблицы 2.1

Обозначение вывода

Номер

вывода

Тип

вывода

Функциональное назначение вывода

I/O/Z

Вход/выход «порт B», разряд 5

MEM_ADDR9

Выход шины адреса внешней памяти, разряд 9

MII_MDC

Выход «линия тактового сигнала управляющих
данных»

PWM_A7

Выход «линия А блока 7 ШИМ»

I/O/Z

Вход/выход «порт B», разряд 6

MEM_ADDR10

Выход шины адреса внешней памяти, разряд 10

MII_MDIO

I/O

Вход/выход «линия управляющих данных»

PWM_B7

Выход «линия В блока 7 ШИМ»

I/O/Z

Вход/выход «порт B», разряд 7

MEM_ADDR11

Выход шины адреса внешней памяти, разряд 11

MII_RXCLK

Вход «синхросигнал приема»

PWM_A8

Выход «линия А блока 8 ШИМ»

I/O/Z

Вход/выход «порт B», разряд 8

MEM_ADDR12

Выход шины адреса внешней памяти, разряд 12

MII_RXD0

Вход «принимаемый нулевой бит данных»

PWM_B8

Выход «линия В блока 8 ШИМ»

I/O/Z

Вход/выход «порт B», разряд 9

MEM_ADDR13

Выход шины адреса внешней памяти, разряд 13

MII_RXD1

Вход «принимаемый первый бит данных»

PWM_SYNCI

Вход «внешний синхросигнал для блоков
ШИМ»

B10

I/O/Z

Вход/выход «порт B», разряд 10

MEM_ADDR14

Выход шины адреса внешней памяти, разряд 14

MII_RXD2

Вход «принимаемый второй бит данных»

CMP_OUT0

Выход «результат сравнения аналогового
компаратора 0»

B11

I/O/Z

Вход/выход «порт B», разряд 11

MEM_ADDR15

Выход шины адреса внешней памяти, разряд 15

MII_RXD3

Вход «принимаемый третий бит данных»

CMP_OUT1

Выход «результат сравнения аналогового
компаратора 1»

B12

I/O/Z

Вход/выход «порт B», разряд 12

MEM_ADDR16

Выход шины адреса внешней памяти, разряд 16

MII_RX_DV

Вход «валидность принимаемых данных»

CMP_OUT2

Выход «результат сравнения аналогового
компаратора 2»

B13

I/O/Z

Вход/выход «порт B», разряд 13

MEM_ADDR17

Выход шины адреса внешней памяти, разряд 17

MII_RX_ER

Вход «ошибка приема»

SPI_FSS2

Вход «выбор ведомого устройства SPI2»

B14

I/O/Z

Вход/выход «порт B», разряд 14

MEM_ADDR18

Выход шины адреса внешней памяти, разряд 18

CAN_TX0

Выход «линия передачи данных CAN0»

SPI_CLK2

I/O

Вход/выход «синхросигнал передачи SPI2»

Продолжение таблицы 2.1

Обозначение вывода

Номер

вывода

Тип

вывода

Функциональное назначение вывода

B15

I/O/Z

Вход/выход «порт B», разряд 15

MEM_DATA0

I/O

Вход/выход шины данных внешней памяти,
разряд 0

CAN_RX0

Вход «линия приема данных CAN0»

SPI_RXD2

Вход «линия приема данных SPI2»

I/O/Z

Вход/выход «порт C», разряд 0

MII_TXD0

Выход «передаваемый нулевой бит данных»

–

MEM_ADDR1

Выход шины адреса внешней памяти, разряд 1

I/O/Z

Вход/выход «порт C», разряд 1

MII_TXD1

Выход «передаваемый первый бит данных»

CAN_TX1

Выход «линия передачи данных CAN1»

MEM_ADDR2

Выход шины адреса внешней памяти, разряд 2

I/O/Z

Вход/выход «порт C», разряд 2

MII_TXD2

Выход «передаваемый второй бит данных»

CAN_RX1

Вход «линия приема данных CAN1»

MEM_ADDR3

Выход шины адреса внешней памяти, разряд 3

I/O/Z

Вход/выход «порт C», разряд 3

MII_TXD3

Выход «передаваемый третий бит данных»

UART_TXD0

Выход «линия передачи данных UART0»

MEM_ADDR4

Выход шины адреса внешней памяти, разряд 4

I/O/Z

Вход/выход «порт C», разряд 4

MII_TX_EN

Выход «разрешение передачи»

UART_RXD0

Вход «линия приема данных UART0»

MEM_ADDR5

Выход шины адреса внешней памяти, разряд 5

I/O/Z

Вход/выход «порт C», разряд 5

MII_TX_ER

Выход «ошибка передачи»

UART_TXD2

Выход «линия передачи данных UART2»

MEM_ADDR6

Выход шины адреса внешней памяти, разряд 6

I/O/Z

Вход/выход «порт C», разряд 6

MEM_DATA1

I/O

Вход/выход шины данных внешней памяти,
разряд 1

UART_RXD1

Вход «линия приема данных UART1»

SPI_TXD2

Выход «линия передачи данных SPI2»

I/O/Z

Вход/выход «порт C», разряд 7

MEM_DATA2

I/O

Вход/выход шины данных внешней памяти,
разряд 2

UART_TXD1

Выход «линия передачи данных UART1»

PWM_TZ2

Вход «сигнал 2 аварии»

103

I/O/Z

Вход/выход «порт C», разряд 8

MEM_DATA3

I/O

Вход/выход шины данных внешней памяти,
разряд 3

SPI_FSS0

Вход «выбор ведомого устройства SPI0»

PWM_TZ4

Вход «сигнал 4 аварии»

Продолжение таблицы 2.1

Обозначение вывода

Номер

вывода

Тип

вывода

Функциональное назначение вывода

104

I/O/Z

Вход/выход «порт C», разряд 9

MEM_DATA4

I/O

Вход/выход шины данных внешней памяти,
разряд 4

SPI_CLK0

I/O

Вход/выход «синхросигнал передачи SPI0»

PWM_TZ5

Вход «сигнал 5 аварии»

C10

105

I/O/Z

Вход/выход «порт C», разряд 10

MEM_DATA5

I/O

Вход/выход шины данных внешней памяти,
разряд 5

SPI_RXD0

Вход «линия приема данных SPI0»

MII_TXCLK

Вход «синхросигнал передачи»

C11

106

I/O/Z

Вход/выход «порт C», разряд 11

MEM_DATA6

I/O

Вход/выход шины данных внешней памяти,
разряд 6

SPI_TXD0

Выход «линия передачи данных SPI0»

MII_TXD0

Выход «передаваемый нулевой бит данных»

C12

107

I/O/Z

Вход/выход «порт C», разряд 12

MEM_DATA7

I/O

Вход/выход шины данных внешней памяти,
разряд 7

TIMER_IN0

Вход «синхронизация таймера 0»

MII_TXD1

Выход «передаваемый первый бит данных»

C13

108

I/O/Z

Вход/выход «порт C», разряд 13

MEM_DATA8

I/O

Вход/выход шины данных внешней памяти,
разряд 8

TIMER_IN1

Вход «синхронизация таймера 1»

MII_TXD2

Выход «передаваемый второй бит данных»

C14

109

I/O/Z

Вход/выход «порт C», разряд 14

MEM_DATA9

I/O

Вход/выход шины данных внешней памяти,
разряд 9

TIMER_IN2

Вход «синхронизация таймера 2»

MII_TXD3

Выход «передаваемый третий бит данных»

C15

110

I/O/Z

Вход/выход «порт C», разряд 15

MEM_DATA10

I/O

Вход/выход шины данных внешней памяти,
разряд 10

NMI

Вход «внешнее прерывание NMI»

MII_TX_EN

Выход «разрешение передачи»

111

I/O/Z

Вход/выход «порт D», разряд 0

MII_CRS

Вход «контроль носителя»

UART_RXD2

Вход «линия приема данных UART2»

MEM_ADDR7

Выход шины адреса внешней памяти, разряд 7

112

I/O/Z

Вход/выход «порт D», разряд 1

MII_COL

Вход «обнаружение конфликта»

UART_RXD3

Вход «линия приема данных UART3»

MEM_ADDR8

Выход шины адреса внешней памяти, разряд 8

113

I/O/Z

Вход/выход «порт D», разряд 2

MII_MDC

Выход «линия тактового сигнала
управляющих данных»

UART_TXD3

Выход «линия передачи данных UART3»

MEM_ADDR9

Выход шины адреса внешней памяти, разряд 9

Продолжение таблицы 2.1

Обозначение вывода

Номер

вывода

Тип

вывода

Функциональное назначение вывода

114

I/O/Z

Вход/выход «порт D», разряд 3

MII_MDIO

I/O

Вход/выход «линия управляющих данных»

–

MEM_ADDR10

Выход шины адреса внешней памяти, разряд 10

115

I/O/Z

Вход/выход «порт D», разряд 4

MII_RXCLK

Вход «синхросигнал приема»

–

MEM_ADDR11

Выход шины адреса внешней памяти, разряд 11

116

I/O/Z

Вход/выход «порт D», разряд 5

MII_RXD0

Вход «принимаемый нулевой бит данных»

–

MEM_ADDR12

Выход шины адреса внешней памяти, разряд 12

117

I/O/Z

Вход/выход «порт D», разряд 6

MII_RXD1

Вход «принимаемый первый бит данных»

–

MEM_DATA0

I/O

Вход/выход шины данных внешней памяти,
разряд 0

118

I/O/Z

Вход/выход «порт D», разряд 7

MII_RXD2

Вход «принимаемый второй бит данных»

–

MEM_DATA1

I/O

Вход/выход шины данных внешней памяти,
разряд 1

119

I/O/Z

Вход/выход «порт D», разряд 8

MII_RXD3

Вход «принимаемый третий бит данных»

–

MEM_DATA2

I/O

Вход/выход шины данных внешней памяти,
разряд 2

120

I/O/Z

Вход/выход «порт D», разряд 9

MII_RX_DV

Вход «валидность принимаемых данных»

SCL1

I/O

Вход/выход «линия синхронизации I2C1»

MEM_DATA3

I/O

Вход/выход шины данных внешней памяти,
разряд 3

D10

129

I/O/Z

Вход/выход «порт D», разряд 10

MII_RX_ER

Вход «ошибка приема»

SDA1

I/O

Вход/выход «линия данных I2C1»

MEM_DATA4

I/O

Вход/выход шины данных внешней памяти,
разряд 4

D11

128

I/O/Z

Вход/выход «порт D», разряд 11

UART_TXD0

Выход «линия передачи данных UART0»
(включен по умолчанию)

CAN_TX0

Выход «линия передачи данных CAN0»

CMP_OUT0

Выход «результат сравнения аналогового
компаратора 0»

D12

127

I/O/Z

Вход/выход «порт D», разряд 12

MEM_DATA11

I/O

Вход/выход шины данных внешней памяти,
разряд 11

UART_TXD2

Выход «линия передачи данных UART2»

MII_TX_ER

Выход «ошибка передачи»

Продолжение таблицы 2.1

Обозначение вывода

Номер

вывода

Тип

вывода

Функциональное назначение вывода

D13

126

I/O/Z

Вход/выход «порт D», разряд 13

MEM_DATA12

I/O

Вход/выход шины данных внешней памяти,
разряд 12

–

MII_CRS

Вход «контроль носителя»

D14

125

I/O/Z

Вход/выход «порт D», разряд 14

MEM_DATA13

I/O

Вход/выход шины данных внешней памяти,
разряд 13

–

MII_COL

Вход «обнаружение конфликта»

D15

124

I/O/Z

Вход/выход «порт D», разряд 15

MEM_DATA14

I/O

Вход/выход шины данных внешней памяти,
разряд 14

–

MII_MDC

Выход «линия тактового сигнала
управляющих данных»

130

I/O/Z

Вход/выход «порт E», разряд 0

UART_RXD0

Вход «линия приема данных UART0»
(включен по умолчанию)

SCL0

I/O

Вход/выход «линия синхронизации I2C0»

CMP_OUT1

Выход аналогового компаратора 1

131

I/O/Z

Вход/выход «порт E», разряд 1

JTAG_TRST

Вход «сброс JTAG» (включен по умолчанию)

SDA0

I/O

Вход/выход «линия данных I2C0»

UART_TXD2

Выход «линия передачи данных UART2»

132

I/O/Z

Вход/выход «порт E», разряд 2

CAN_RX0

Вход «линия приема данных CAN0»

PWM_B5

Выход «линия B блока 5 ШИМ»

MEM_DATA6

I/O

Вход/выход шины данных внешней памяти,
разряд 6

133

I/O/Z

Вход/выход «порт E», разряд 3

NMI

Вход «внешнее прерывание NMI»

UART_RTS0

Вход «запрос на передачу UART0»

MEM_DATA7

I/O

Вход/выход шины данных внешней памяти,
разряд 7

134

I/O/Z

Вход/выход «порт E», разряд 4

QEP_A/XCLK0

Вход «тактовый сигнал КД0»

CAP_PWM0

I/O

Вход/выход «внешнее событие/сигнал ШИМ
блока захвата 0»

TIMER_IN0

Вход «синхронизация таймера 0»

135

I/O/Z

Вход/выход «порт E», разряд 5

QEP_B/XDIR0

Вход «сигнал направления вращения ротора
для КД0»

CAP_PWM1

I/O

Вход/выход «внешнее событие/сигнал ШИМ
блока захвата 1»

MEM_LB#

Выход «разрешение для младшего байта»

содержание .. 1 2 ..

//////////////////////////////////////////